PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-233812

(43)Date of publication of application: 19.09.1989

(51)Int.CI.

H03F 3/60

(21)Application number: 63-060131

(71)Applicant: FUJITSU LTD

(22)Date of filing:

14.03.1988


(72)Inventor: SHIGAKI MASAFUMI

NAGATOMO KAZUO

(54) MULTI-STAGE AMPLIFIER FOR MICROWAVE

(57)Abstract:

PURPOSE: To reduce number of elements of an oscillation prevention circuit by supplying a bias voltage to an input terminal of a transistor(TR) and providing a function of preventing oscillation to a short-stub applying matching and inserting the oscillation preventing resistor to the opposite side of the short- circuit face. CONSTITUTION: A function of preventing oscillation is provided to a short-stub 2 giving a bias voltage to the input terminal of the TR 1 and applying matching and the oscillation preventing resistor 3 is inserted to the opposite side of the short-circuit face. Since almost no current flows to the short-stub 2 supplying the bias voltage and applying matching, even when the oscillation preventing resistor 3 is inserted to the opposite side of the short-circuit face, no voltage drop exists and even when the constant is varied more or less to use the short- stub 2 with the oscillation preventing resistor 3 inserted thereto as the oscillation prevention, bias supply and matching, the characteristic is not affected



by matching with a small change of the constant of other elements. Thus, the number of shortstubs and capacitors of the oscillation preventing circuit is reduced.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

THIS PAGE BLANK (USPTO)

⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平1-233812

®Int. Cl. 4

識別記号

庁内整理番号

69公開 平成1年(1989)9月19日

H 03 F 3/60

6658 - 5 J

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

マイクロ波用多段増幅回路

②特 顧 昭63-60131

22世 願 昭63(1988) 3月14日

垣 志

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

72)発 明 永 友 和 雄

雅文

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

②出願人 富士通株式会社

199代 理 人 弁理士 井桁 貞一 神奈川県川崎市中原区上小田中1015番地

1 発明の名称

マイクロ波用多段増幅回路

2 特許請求の範囲

少なくとも発振防止用抵抗及びショートスタブ を持つ発展防止回路が必要なマイクロ波用多段地 幅回路において、

トランジスタ (1) の入力端子にパイアス電圧を 供給し且つ整合を行うショートスタブ (2) に発 **疑防止用の機能を持たせ、且つ、ショート面の反** 対側に発援防止用抵抗 (3) を挿入したことを特 徴とするマイクロ波用多段増幅回路。

3 発明の詳細な説明

(概 要)

少なくとも発振防止用抵抗及びショートスタブ を持つ発展的止回路が必要なマイクロ波用多段地 幅回路に関し、

発援防止固路の常子数を減ずることが出来るマ

イクロ波用多段増幅回路の供給を目的とし、

トランジスタの入力端子にパイアス電圧を供給 し且つ整合を行うショートスタブに発援防止用の 機能を持たせ、且つ、ショート面の反対側に発援 防止用抵抗を挿入した構成とする。

(産業上の利用分野)

本発明は、少なくとも発振防止用抵抗及びシ ョートスタブを持つ発援防止回路が必要なマイク 口波用多段増幅回路の改良に関する。

マイクロ波用多段増幅回路としては、モノリ シック形とハイブリド形があり、又使用するトラ ンジスタとしては、電界効果トランジスタ、パイ ポーラトランジスタがあるが、何れにしても、素 子数を少なくし、モノリシック形では、チップ面 積を小さく出来、ハイブリド形では組立工数を減 ずることが出来ることが領ましい。

(従来の技術)

以下従来例を図を用いて説明する。

(2)

第4図は従来例のマイクロ被用多段増幅回路の 回路図である。

図中C1~C12はコンデンサで、内C4はチップ外に設ける外付けコンデンサ、R1~R5は抵抗で、内R1。R4は発展防止用抵抗、10~12.13′、14′、15~17.18′、19,20は分布定数回路を形成するライン。30.31.32はアドミッタンスを形成し一端がオープンとなっているオープンスタブ、40.41、42′、43′、44~46はアドミッタンスを形成し一端がコンデンサにて高周波的にショートされているショートスタブ、PBT1~FBT3は電界効果トランジスタ、V1はバイアスで上供給用電源、V2はドレイン電圧供給用電源を示す。

第4回はKu帯(12GHz~18GHz)に使用する、電界効果トランジスタPET1~PET3を使用した多段増幅回路であり、パイアス電圧供給用電源V1より、抵抗R2,ショートスタブ40、ライン12を介して電界効果トランジス

路及び、抵抗R 4 (50Ω), ショートスタブ 4 6. コンデンサ C 1 2 よりなる回路を夫々電界効 県トランジスタ P B T 1, F B T 2 及び F B T 3 のゲート側に設けている。

(発明が解決しようとする課題)

しかしながら、従来のマイクロ波用多段増幅回路では、抵抗R1(50Q)、ショートスタブ41、コンデンサC2よりなる発展防止回路及び、抵抗R4(50Q)。ショートスタブ46、コンデンサC12よりなる発展防止回路をその健設けているので、モノリシック形では、チップ面積が大きくなり、ハイブリド形では観立工数が増加する問題点がある。

本発明は、発振防止回路の素子数を減ずること が出来るマイクロ波用多段増幅回路の供給を目的 としている。

(課題を解決するための手段)

第1回は本発明の原理ブロック図である。

タFBT1のゲートにパイアス電圧を供給し、又 パイアス電圧供給用電源V1より、抵抗R5、 ショートスタブ43°、ライン14°及び18° を介して電界効果トランジスタFBT2、FBT 3のゲートにパイアス電圧を供給している。

又ドレイン電圧供給用電源 V 2 より、ショートスタブ 4 2' 、ライン 1 3' を介して電界効果トランジスタ F B T 1 のドレインにドレイン電圧を供給し、又ドレイン電圧供給用電源 V 2 より、ショートスタブ 4 4、ライン 1 5 を介して電界効果トランジスタ F B T 3 のドレインにドレイン電圧を介して電界効果トランジスタ F B T 3 のドレインにドレイン電圧を供給している。

又ライン. ショートスタブ. オープンスタブに て、Ku帯での利得特性を平坦にし且つインピー ダンス整合を行うようにしている。

尚又、帯域の低周波側で発捩を起こすことがある為、発展防止回路として、抵抗 R 1 (5 0 Ω)。 ショートスタブ 4 1 . コンデンサ C 2 よりなる回

少なくとも発展防止用抵抗及びショートスタブ を持つ発援防止回路が必要なマイクロ波用多段増 幅回路において、

第1図に示す如く、トランジスタ1の入力端子に パイアス電圧を供給し且つ整合を行うショートス タブ2に発援防止用の機能を特たせ、且つ、ショート面の反対側に発援防止用抵抗3を挿入する ようにする。

(作用)

バイアス電圧を供給し且つ整合を行うショートスタブ 2 には電流が殆ど流れないので、このショート面の反対側に発援防止用抵抗 3 を挿入しても電圧降下はないので問題はなく、又発援防止用抵抗 3 を挿入したショートスタブ 2 を発援防止用及びバイアス供給及び整合用にする為に定飲を多少変えても、他の素子の定数を多少変更して整合するようにすれば、特性には影響がない。

従って、発振防止回路のショートスタブ及びコ ンデンサを減ずることが出来、モノリシック形で はチップの面積を小さく出来、ハイブリド形では 組立工数を減ずることが出来る。

(実施例)

以下本発明の1実施例に付き図に従って説明する。

第2図は本発明の実施例のマイクロ波用多段増 幅回路の回路図、第3図は第2図のマイクロ波用 多段増幅回路をモノリシック形にした場合のチッ プの平面図である。

第2図で第4図の場合と異なる点は、発振防止 用低抗R4を、ショートスタブ43のショート面 の反対側に挿入し、ショートスタブ46及びコン デンサ12を減じ、又整合の為に、第4図のライ ン13',14',18°及びショートスタブ4 2',43'の定数を多少変更し、ライン13, 14,18及びショートスタブ42,43とした 点である。

こうすることにより、チップ面積を小さくする ことが出来る点を第3図で説明する。

分組立工数は減じ、又信頼性は向上する。

以上は、トランジスタは電界効果トランジスタの場合で説明したが、これはパイポーラトランジスタの場合であっても勿論本発明は適用出来る。

(発明の効果)

以上詳細に説明せる如く本発明によれば、発展 防止 国路の素子数を減ずることが出来、モノリ シック形の場合はチップ面積を小さく出来ると共 には 観性を向上出来、ハイブリド形の場合は、素 子数が減じた分組立工数を減ずることが出来ると 共に信頼性を向上出来る効果がある。

4 図面の簡単な説明

第1図は本発明の原理プロック図、

第2回は本発明の実施例のマイクロ波用多段増幅 回路の回路関、

第3 図は第2 図のマイクロ波用多段増幅回路をモ ノリシック形にした場合のチップの平周図、

第4図は従来側のマイクロ波用多段増幅回路の回

(多) 3 図は第 2 図のマイクロ波用多段増幅回路をモノリシック形にした場合のチップの平面図であり、従来例の回路の場合だと、コンデンサ C 1 2 を設けねばならず、この第 3 図のチップの 1 . 5 mm× 2 . 7 mmの面積に入らなかったものが素子を減ずることにより入るようになった。

尚案子数が減じた分信頼性は向上する。

勿論ハイブリド形の場合は、素子数が減じた分 組立工数は減じ、又信観性は向上する。

商、発援防止用抵抗R1を、ショートスタブ40のショート面の反対側に挿入し、ショートスタブ41、コンデンサC2を減じ、ショートスタブ40を発援防止用及びバイアス供給及び整合用にする為に定数を多少変え、近辺のライン10、11、12及びオープンスタブ30の定数を多少変更し整合するようにしても勿論よい。

こうすれば、更に素子数は減じ、モノリシック 形の場合はチップ面積は小さくなり、又信額性は 向上し、ハイブリド形の場合は、素子数が減じた

路図である。

図において、

1はトランジスタ、

2. 40. 41~46. 42', 43' はショートスタブ、

3. R1. R4 は発展防止用抵抗、

10~20.13', 14' 542

30, 31, 32はオープンスタブ、

C1~C12はコンデンサ、


R 2. R 3. R 5 は抵抗、

FET1~FET3は電界効果トランジスタ、


V1はパイアス電圧供給用電源、


V 2 はドレイン電圧供給用電源を示す。

代理人 弁理士 井桁 貞一 名




本発明の原理プロッ7図 第 1 図





第2図のマイクロ波用多段増幅回路をモノリシック形にした 場合のチップの平面図 第 3 図



従来例のマイクロ液用力 段増幅回路の回路図 ・ 4 □ 図

THIS PAGE BLANK (USPTO)